Cadence Sigrity是一款功能強(qiáng)大的PCB設(shè)計(jì)軟件，通過集成性的電路圖仿真模擬以及PCB版的原理圖設(shè)計(jì)，可以讓您在電路構(gòu)建、信號(hào)仿真等方面得到巨大的收益，PCB設(shè)計(jì)的軟件是非常多的，但是提供建模仿真的軟件就比較少了，國(guó)內(nèi)的大型軟件一般都是結(jié)合國(guó)外的軟件交互結(jié)合使用的，特別是在電器的設(shè)計(jì)方面，這款Cadence Sigrity符合國(guó)內(nèi)電路板設(shè)計(jì)規(guī)則，設(shè)計(jì)的產(chǎn)品可以直接用于成產(chǎn)制造，并結(jié)合該公司的Cadence Allegro SPB軟件形成一個(gè)設(shè)計(jì)的生態(tài)系統(tǒng)，讓您在面對(duì)不同設(shè)計(jì)的時(shí)候可以一步到位，需要的朋友可以下載試試！

軟件功能

　　為IC封裝和PCB的電源分配網(wǎng)絡(luò)(PDN)的可靠設(shè)計(jì)提供指導(dǎo)

　　? 可以分析板上任意結(jié)構(gòu)的電磁耦合特性，為器件/去耦電容的放置位置以及過孔的排布提供依據(jù)

　　? 可以提取IC封裝電源網(wǎng)絡(luò)與信號(hào)網(wǎng)絡(luò)的阻抗（Z）參數(shù)及散射（S）參數(shù)，研究電源的諧振頻率以及輸入阻抗，或研究信號(hào)的插入損耗及反射系數(shù)，為精確分析電源和信號(hào)的性能提供依據(jù); 為時(shí)域SSN仿真提供可靠的寬帶網(wǎng)絡(luò)參數(shù)模型

　　? 分析整板遠(yuǎn)場(chǎng)和近場(chǎng)的EMI/EMC性能，全三維顯示復(fù)雜的近場(chǎng)輻射水平，為解決板級(jí)的EMI/EMC問題提供依據(jù)

　　? 分析板上任意位置的諧振特性，找出系統(tǒng)在實(shí)際工作時(shí)電源平面上的諧振及波動(dòng)特性，為電源的覆銅方式及去耦電容的放置位置提供依據(jù)

　　? 支持疊層以及其他物理設(shè)計(jì)參數(shù)的假定(What-if)分析，快速評(píng)估設(shè)計(jì)參數(shù)對(duì)系統(tǒng)性能的影響

　　? 基于專利算法的精確直流求解引擎(PowerDC)，可支持從直流(DC)到寬頻段的精確模型提取

　　? 與三維(3D)IC封裝設(shè)計(jì)和板級(jí)設(shè)計(jì)工具無縫集成

軟件特色

　　執(zhí)行廣泛的信號(hào)分析

　　早期錯(cuò)誤的發(fā)現(xiàn)，確保設(shè)計(jì)能一次成功

　　在設(shè)計(jì)過程中，快速和很早的設(shè)置精確的規(guī)則約束

　　通過制造公差，設(shè)計(jì)的誤差和生產(chǎn)參數(shù)的參數(shù)掃描分析，得到最優(yōu)配置，提高產(chǎn)品性能

　　早期拓?fù)涞倪x擇

　　從信號(hào)拓?fù)渲挟a(chǎn)生S參數(shù)或分析信號(hào)的S參數(shù)

　　創(chuàng)建估計(jì)串?dāng)_表來提高設(shè)計(jì)效率

　　從Allegro PCB 和封裝設(shè)計(jì)界面中直接執(zhí)行后仿真驗(yàn)證

　　建立多板仿真和芯片封裝板級(jí)信號(hào)仿真

使用方法

　　Sigrity是向?qū)降牟僮髁鞒蹋こ處煾鶕?jù)不同的仿真目的進(jìn)入不同的流程來完成仿真工作，不僅簡(jiǎn)化了仿真條件設(shè)置，而且是仿真思路更加清晰，對(duì)缺乏經(jīng)驗(yàn)的工程而言，向?qū)降姆抡媪鞒逃绕溆幸嫣帯?/p>

　　簡(jiǎn)單易用，向?qū)讲僮鳎屗泄こ處煱戳鞒桃徊讲酵瓿煞抡嬲麄€(gè)過程，把有效的時(shí)間利用在仿真上，而不是工具使用操作上。

　　不同仿真有不同仿真流程對(duì)應(yīng)

　　針對(duì)一般的SI/PI問題設(shè)置了DDR-SSO流程、Power Ground Noise simulation流程、EMI simulation流程、SI metrics Check流程、Trace Impedance/Counpling Check流程以及TDR/TDT Simulation流程等多個(gè)流程。

　　Trace Impedance/Counpling Check

　　Sigrity的Trace Impedance/Counpling Check提供了對(duì)layout中走線性質(zhì)的宏觀視角，這個(gè)功能對(duì)PCB設(shè)計(jì)以及debug都是很有用的，使用這個(gè)特性可以很容易的獲得PCB中各種數(shù)據(jù)

　　獲得走線阻抗的簡(jiǎn)報(bào)，包含網(wǎng)絡(luò)，過孔，返回路徑中的不連續(xù)點(diǎn)，線長(zhǎng)以及延遲等

　　以圖表形式，圖表覆蓋到PCB上形式等多種形式顯示走線阻抗、耦合、不連續(xù)點(diǎn)等信息

　　檢查內(nèi)容包含單端線，差分線的阻抗與耦合

　　可以設(shè)置阻抗以及耦合的數(shù)值閾值，檢查、報(bào)告并高亮突破閾值的走線

　　DDR-SSO分析：power-aware SI

　　非理想電源地分析，使分析結(jié)果更加準(zhǔn)確，接近實(shí)際情況。

　　IBIS模型編輯器，快速有效的設(shè)置IBIS模型以及對(duì)信號(hào)進(jìn)行分組

　　IBIS模型拷貝，讓多器件的IBIS模型設(shè)置更加容易

　　使用Sigrity進(jìn)行DDR-SSO進(jìn)行分析可以很容易的運(yùn)行what-if分析，可以更好的分析理想/非理想電源地的效應(yīng)。

　　Power Ground Noise Simulation

　　非理想電源地電源地噪聲仿真

　　時(shí)域顯示I/O引腳上的電源地噪聲影響

　　其他的spice仿真工具中通常很難得到穩(wěn)定的時(shí)域仿真結(jié)果，而在Sigrity中進(jìn)行時(shí)域的仿真卻可以很容易的得到穩(wěn)定的時(shí)域結(jié)果。并且予以3D顯示，更加直觀形象。

　　EMI simulation

　　近場(chǎng)、遠(yuǎn)場(chǎng)EMI分析

　　模擬FCC測(cè)試結(jié)果，在實(shí)際PCB完成制版之前評(píng)估EMC性能，避免出現(xiàn)工程反復(fù)。

　　3D視圖下模擬近場(chǎng)輻射，檢測(cè)PCB上最強(qiáng)輻射位置從而更有針對(duì)性的解決EMC問題。

　　2D輻射極化圖顯示輻射方向。

　　TDR/TDT simulation

　　有效的檢查PCB中走線不連續(xù)點(diǎn)，以及因?yàn)閂IA導(dǎo)致阻抗不連續(xù)的有效方式，

　　準(zhǔn)確計(jì)算走線的阻抗

　　全新的FEM仿真引擎在仿真精度和效率上有了很大的提升。其精細(xì)的三角形網(wǎng)格剖分比其他工具采用的矩形網(wǎng)格在計(jì)算結(jié)果和顯示精度上要先進(jìn)很多，另外特有的快速算法使工具即使在仿真大型PCB時(shí)也僅需數(shù)分鐘的時(shí)間。

　　IR drop分析

　　★精準(zhǔn)IR drop仿真分析

　　★檢查PCB/package上的電壓、電流、功率損耗、平面電流密度等，檢查制定過孔電流，指定顯示hotspots等。

　　★在3D視圖中查看電流流向

　　★可以加入電熱混合的設(shè)定，更加趨近真實(shí)的PCB狀況

　　★sign-off分析

　　★感應(yīng)線優(yōu)化

　　單板/多板電熱混合仿真

　　★支持單板以及多板電熱混合仿真

　　★支持用戶設(shè)置環(huán)境狀況以及環(huán)境風(fēng)速等散熱條件

　　★支持設(shè)置用于散熱的heatsink參與仿真

　　網(wǎng)絡(luò)參數(shù)提取

　　★提取封裝,PCB,電源平面的S/Z/Y參數(shù)

　　★PDN的阻抗仿真

　　★與Broadband SPICE協(xié)同對(duì)提取S參數(shù)進(jìn)行檢查驗(yàn)證。

　　噪聲耦合分析

　　★自定義噪聲源信號(hào)，支持頻域、時(shí)域噪聲信號(hào)

　　★觀察特定電源平面噪聲分布

　　★觀察制定的器件，過孔，走線上的電流

　　★對(duì)特定位置上的噪聲的頻域分布只需要在3D view中雙擊制定的位置即可在2D視圖中生成這個(gè)位置上的噪聲在頻域的分布曲線。

　　★噪聲分布圖與PCB結(jié)構(gòu)疊加，更容易確定噪聲發(fā)生部位，定位問題點(diǎn)，從而解決問題

　　EMI/EMC simulation

　　★自定義輻射監(jiān)測(cè)點(diǎn)

　　★模擬FCC測(cè)試

　　★輸出2D輻射圖

　　★輸出3D輻射圖，快速確定輻射位置

　　平面諧振分析

　　★分析平面諧振頻率點(diǎn)以及諧振位置。

　　★在3D view中顯示不同諧振點(diǎn)的3D 分布

　　★導(dǎo)出諧振頻率點(diǎn)列表至文本文件

　　3D full wave simulation

　　★自適應(yīng)mesh操作，提高仿真精度的同事減少硬件消耗

　　★無源結(jié)構(gòu)的EM仿真，提取網(wǎng)絡(luò)參數(shù)

　　★查看特定結(jié)構(gòu)的inset loss與return loss

　　★查看差分傳輸線結(jié)構(gòu)的的S/Z/Y參數(shù)

　　★基于3D-EM仿真的EMI輻射結(jié)果顯示，

　　★支持多個(gè)相同S參數(shù)的級(jí)聯(lián)，支持多個(gè)不同S參數(shù)的合并操作

相關(guān)介紹

　　多線布線

　　多線布線允許用戶在PCB上同時(shí)對(duì)多條銅線執(zhí)行布線，就像是一個(gè)群組一樣。輔以“環(huán)繞輪廓”的選項(xiàng)，多線布線功能可以幫助設(shè)計(jì)師一次性的將多條走線完成走動(dòng)、彎曲、打孔、推擠和間距變換等布線操作，而不是像傳統(tǒng)那樣花上幾個(gè)小時(shí)時(shí)間一條線一條線的繪制。環(huán)繞輪廓選項(xiàng)可以使插入的銅線在彎曲時(shí)跟隨設(shè)計(jì)中原有的彎曲部分輪廓（見圖4）

　　PCB制造

　　可以進(jìn)行全套底片加工、裸板裝配和測(cè)試輸出，包括各種格式的Gerber 274x, NC drill和裸板測(cè)試。更重要的是，Cadence通過Valor ODB++界面（還包括Valor Universal Viewer）支持業(yè)界倡導(dǎo)的無Gerber制造。ODB++數(shù)據(jù)格式可以創(chuàng)建精確可靠的的制造數(shù)據(jù)，進(jìn)行高質(zhì)量的無Gerber制造。

　　小型化

　　約束驅(qū)動(dòng)的HDI設(shè)計(jì)流程

　　采用BGA引腳間距在0.65或0.5mm及以下用戶不得不采用高密度互連（HDI）技術(shù)來繪制PCB。

　　雖然微型化不一定是在很多細(xì)分市場(chǎng)的首要目標(biāo)，但是BGA的扇出技術(shù)卻是需要的，尤其是那些每邊有三或四行針腳的BGA。

　　Allegro PCB Designer通過其微型化選項(xiàng)提供了約束驅(qū)動(dòng)的HDI設(shè)計(jì)流程，包含一整套針對(duì)不同HDI設(shè)計(jì)類型的設(shè)計(jì)規(guī)則，從混合組合/核心結(jié)合到完整的組合流程，例如ALIVH。

　　此外，它包括加入HDI以縮短創(chuàng)建結(jié)構(gòu)糾正的設(shè)計(jì)時(shí)間的自動(dòng)化過程。