xilinx vivado 2014.4是款功能非常強大的設(shè)計套件；軟件為大家提供了以IP為起點中心、系統(tǒng)為中心的環(huán)境下，使您的使用環(huán)境通過了實施產(chǎn)能的瓶頸，包含了整體的生產(chǎn)力、系統(tǒng)的集成能力等；軟件是由FPGA廠商賽靈思公司進行研發(fā)推出，軟件的所有都是建立者共享或者可擴展數(shù)據(jù)模型、通用調(diào)試環(huán)境基礎(chǔ)上，使您使用起來更加的方便，操作也是非常的靈活，需要的朋友趕快將軟件下載來使用試試吧！

軟件功能

　　加速實現(xiàn)

　　設(shè)計實現(xiàn)時間縮短4倍

　　設(shè)計密度提升20％

　　高達3速度級性能優(yōu)勢; 功耗降低35％

　　加速集成

　　基于ç的IP和VIVADO HLS

　　集成

　　基于模型的DSP設(shè)計和系統(tǒng)Generator for DSP可

　　集成

　　基于模塊的IP和VIVADO IP集成器集成

　　加速驗證

　　面向設(shè)計和仿真的集成設(shè)計環(huán)境

　　全面的硬件調(diào)試

　　使用C，C ++或SystemC加速驗證超過100倍

軟件特色

　　該AXI的SmartConnect IP： Xilinx公司的系統(tǒng)連接發(fā)電機，集成外設(shè)的用戶設(shè)計的。此定制互連生成最符合用戶系統(tǒng)性能要求的硬件，從而在較低的區(qū)域和功率占用空間實現(xiàn)更高的系統(tǒng)吞吐量。AXI SmartConnect IP可通過Vivado IP Integrator在Vivado設(shè)計套件的2016.1版本中提供。

　　借款時間和有用歪斜優(yōu)化： 這些優(yōu)化的新的UltraScale +精細的時鐘延遲插入功能啟用。這些全自動功能通過將可用的時序裕度從設(shè)計的最快路徑轉(zhuǎn)移到關(guān)鍵路徑，減輕了大線路延遲并提供了以更高時鐘頻率運行的設(shè)計。

　　管道分析和重定時： 這些技術(shù)使設(shè)計人員能夠進一步提高性能，通過在設(shè)計增加額外的流水線級數(shù)和應(yīng)用自動套準重定時優(yōu)化。

安裝方法

　　1、下載文件找到"Setup.exe"雙擊運行，進入軟件安裝向?qū)Ы缑妫?/p>

　　2、進入軟件安裝向?qū)Ы缑妫c擊Next；

　　3、點擊我同意許可協(xié)議中的使用條款，點擊Next；

　　4、選擇我需要安裝的組件，不需要的把勾去掉，點擊Next；

　　5、選擇文件安裝的位置，建議安裝在D盤，點擊Next；

　　6、軟件已經(jīng)安裝進行中，請耐心的等待.........

　　7、軟件已經(jīng)安裝完成，點擊完成；

使用方法

　　Vivado高層次綜合（HLS） 提升了結(jié)果質(zhì)量，其中fmax的提升了10％，LUT利用率改善了5％，并且AMBA AXI-4接口推斷也得以改進。

　　Vivado IP集成器提供了下一層次的設(shè)計輔助，包含流與存儲映射AXI互連之間的連接自動化，并擴展至Vivado IP目錄。

　　Vivado設(shè)計套件提供全新構(gòu)建的SoC增強型，以IP和系統(tǒng)為中心的下一代開發(fā)環(huán)境，以解決系統(tǒng)級集成和實現(xiàn)的生產(chǎn)力瓶頸Vivado Design suite在總體生產(chǎn)力，使用簡易性和系統(tǒng)級集成能力方面領(lǐng)先一代。